StructuralModelling

SystemVerilog ,  DUT ,  checker ,  systemverilog-Arrays-packedarrays-unpackedarrays ,  uvm-verilog ,  StructuralModelling