compile

SystemVerilog ,  build_phase ,  compile

SystemVerilog ,  slow ,  repetition ,  compile