Bit slicing in systemVerilog

Use this Verlog-2001 trick:

for(int i=0; i<10; i++)
  data[(i*8)+7 -: 8] = temp[(i*8)+7 -: 8];

HTH
Ajeetha, CVC